(19) 日本国特許庁 (JP) (12) 特 許 公 報 (B2)

(11) 特許番号

第2602276号

(45)発行日 平成9年(1997)4月23日

(24)登録日 平成9年(1997)1月29日

(51) Int.Cl ^e	識別配号	FI	技術表示箇所		
C 2 3 C 14/08		C 2 3 C 14/06			
14/34		14/34			
HO1L 21/203		H01L 21/203			
21/285		21/285	S		
·	301		301R		
		÷	錯求項の数7(全 12 頁)		
(21)出願番号	特顯昭63-60421	(73)特許権者 999999	999		
		株式会	社日立製作所		
(22) 出願日	昭和63年(1988) 3月16日	東京都	千代田区神田駿河台4丁目6番地		
	·	(72)発明者 二瓶	正裁		
(65)公開番号	特開平2-138456	茨城界	日立市久荔町4026番地 株式会社		
(43)公開日	平成2年(1990) 5月28日	日立業	作所日立研究所内		
		(72) 発明者 宮崎	邦夫·		
(31) 堡先程主联番号	特顧昭62-163092	茨城坝	日立市久茲町4026番地 株式会社		
(32) 優先日	阳62(1987) 6 月30日	日立製作所日立研究所内			
(33) 優先権主張国	日本 (JP)	(74)代理人 弁理士	: 小川 勝男 (外1名)		
審判番号	¥ 7-8544	合磁体			
		審判長 歌岛 俊	价		
	•	金利官 高梨 拼			
		審判官 生態 由	美		

最終質に続く

(64) 【発明の名称】 スパツタリング方法とその装置

1

(57)【特許請求の範囲】

【請求項1】真空容器内に対向して配置されたスパッタ 用ターゲットと基板とに負のバルス電圧を印加してスパ ッタリングと逆スパッタリングを交互に複数回くり返し て前記基板上に前配ターゲットの物質を堆積する方法で あって、前記ターゲットに印加する電圧を前記基板に印 加する電圧より高くするととを特徴とするスパッタリン グ方法。

【請求項2】真空容器内に対向して配置されたスパッタ ッタリングと逆スパッタリングを交互に複数回くり返し て前記基板上に前記ターゲットの物質を堆積する方法で あって、前記真空容器をアースとし、前記基板と前記タ ーゲットの両方にパルスのピーク値よりも低いベース電 圧を含む負のパルス電圧を印加するとともに、前記ター

ゲットの印加する電圧を前記基板に印加する電圧よりも 高くすることを特徴とするスパッタリング方法。

【請求項3】真空容器内に対向して配置されたスパッタ 用ターゲットと基板とに負のパルス電圧を印加してスパ ッタリングと逆スパッタリングとを交互に複数回くり返 して前記基板上に前記ターゲットの物質を堆積する方法 であって、前記ターゲットに印加する電圧を前記基板に 印加する電圧より高くするとともに、前記ターグットと 前記基板との間にコイルを設置し高周波電圧を印加して 用ターゲットと基板とに負のバルス電圧を印加してスパ 10 プラズマを発生させることを特徴とするスパッタリング 方法。

> 【請求項4】真空容器内に対向させてターゲットと基板 とを配置し、イオン源より発生させたイオンを加速して 前記ターゲットに衝突させて該ターゲットの物質を前記 基板に堆積させるスパッタリングと前記基板上に堆積し

P. 39/53

· · · · · · · · ·

(2)

特許2602276

た前記物質をスパッタリングする逆スパッタリングとを 交互に複数回くり返して前記基板上に前記ターゲットの 物質を所望の厚さに堆積させることを特徴とするスパッ タリング方法。

【請求項5】真空容器内の蒸発物質を蒸発させて基板に 推積する蒸着方法において、前記蒸着と前記基板に負の 電圧を印加してイオン衝撃により前記基板上に堆積した 蒸着物質をスパッタリングさせる逆スパッタリングとを 交互に複数回くり返して基板上に前記蒸発物質を堆積す ることを特徴とする蒸着方法。

【請求項6】真空容器内にスパッタ用ターゲットと基板 とを対向させて配置し、前記スパッタ用ターゲットと基 板とに負のバルス電圧を印加してスパッタと逆スパッタ とを交互に複数回行い、基板上にターゲット物質の薄膜 を形成する薄膜形成装置であって、任意の二つのパルス 波形信号を発生する任意波形発生器と、との任意波形発 生器からの夫々の波形信号を受けて該夫々の波形信号に 対応する波形のスパッタ電圧及びバイアス電圧を独立に 夫々発生する波形制御電源とを備え、前記スパッタ電力 における電圧をパイアス電力における電圧より高く印加 20 する手段を有することを特徴とする薄膜形成装置。

【請求項7】真空容器内に基板と電子ヒームの照射によ って前記基板上に蒸着物を堆積させる蒸発源を対向させ て配置し、前記基板に負のパルス電圧を印加し、蒸着と 逆スパッタリングを交互に複数回くり返して前記基板上 に前記蒸着物を推積させる薄膜形成装置であって、任意 の三つの波形を発生する任意波形発生器と、との任意波 形発生器からの失々の波形信号を受けて、該失々の波形 に対応する波形のパイアス電圧、電子ビーム蒸発源の熱 電子加速電圧及び電子ビームを偏向する電圧を失々独立 30 に発生する波形制御電源を備え、前記パイアス電圧、熱 電子加速電圧及び偏向電圧を、夫々基板、熱電子発生フ ィラメント、偏向コイルに印加する手段を有することを 特徴とする薄膜形成装置。

【発明の詳細な説明】

〔座業上の利用分野〕

本発明は、イオン衝撃による薄膜形成方法と薄膜形成 装置およびその応用製品に係る。本発明は特にラージ・ スケール・インテグレーテッド・サーキットのバリヤ層 政いは配線膜に適用するのに好道である。

〔従来の技術〕

ラージ・スケール・インテグレーテツド・サーキット (LSI) 或いはベーリ・ラージ・スケール・インテグレ ーテッド・サーキット (VLSI) の集積度が進むと、シリ コン基板とアルミニウム配線間のコンタクトホールやア ルミニウム配線間のスルーホール径が大きくなり、第21 図に示すアスペクト比が大きくなつてくる。一般に用い ちれているマグネトロンスパツタ法では、アスペクト比 が1に近づいてくると配線材料のスパッタ付着時のシャ ドーイング効果により、第21図に示すステツブカバレツ 50

ジが悪くなり、配線抵抗の増大やエレクトロマイグレー ションなどによる断線が発生しやすくなる。これを改善 するため、特開昭61-261472号公報に示すように、ター ゲットと基板に負の電圧を印加しながら膜形成するバイ アススパツタ法が開発された。第16図はその一例で直流 マグネトロンバイアススパツタ法の原理を示している。 ターゲット6にスパッタ用直流電源12,基板8にはパイ アス(逆スパツタ)用直流電源口が接続されている。と れらの電極には第17回の波形の模式図が示すように膜形 成時には常時負の電圧が印加されているため、基板8は Arイオン衝撃(逆スパツタ)を受けながら膜が形成され ていく。このため、バイアスなしのスパツタ法に比べス テップカバレッジを改善できる。なお符号7はマグネッ ト、10は絶縁物、17は真空容器が示している。

〔発明が解決しようとする課題〕

しかし、このようなパイアススパツタ法では、結晶 (111) 配向性が著しく低下することが明らかとなって きた。結晶粒の配向性とエレクトロマイグレーション。 ストレスマイグレーションとは関連があり、配向性が良 い程、エレクトロマイグレーション、ストレスマイグレ ーションの耐性が向上することが知られている。そと で、本発明の目的は、膜質とステップカバレッジの両方 を満足できる腱形成方法および装置を提供するにある。

本発明の他の目的は、かかる方法によって形成された 膜を具備する集積回路装置を提供するにある。

〔課題を解決するための手段〕

上記の目的を選成するために、本発明による膿形成方 法は、ターゲットと基板の両方に負の電圧を印加してス イツチングし、膜形成と逆スパツタを交互に複数回行う ことにある。

又、ターケットと基板の両方にいずれもベース電圧を 含む負のパルス電圧を印加してスイツチングすることに ある。・

本発明は、真空容器内に対向して配置されたスパッタ 用ターゲットと基板とに貧のパルス電圧を印加してスパ ッタリングと逆スパッタリングを交互に複数回くり返し て前記基板上に前記ターゲットの物質を堆積する方法で あって、前記ターゲットに印加する電圧を前記基板に印 加する電圧より高くすることを特徴とするスパッタリン 40 グ方法にある。

更に、本発明は、前記真空容器をアースとし、前記基 板と前記ターゲットの両方にパルスのビーク値よりも低 いベース電圧を含む負のバルス電圧を印加するものであ る。

また、本発明は、前記ターゲットと前記基板との間に コイルを設置し高周波電圧を印加してブラズマを発生さ せることを特徴とする。

本発明は、真空容器内に対向させてターゲットと基板 とを配置し、イオン源より発生させたイオンを加速して 前記ターゲットに衝突させて該ターゲットの物質を前記 (3)

特許2602276

}

基板に堆積させるスパッタリングと前記基板上に堆積した前記物質をスパッタリングする逆スパッタリングとを 交互に複数回くり返して前記基板上に前記ターゲットの 物質を所望の厚さに堆積させることを特徴とするスパッ タリング方法にある。

本発明は、真空容器内にスパッタ用ターゲットと基板とを対向させて配置し、前記スパッタ用ターゲットと基板とに負のパルス電圧を印加してスパッタと逆スパッタとを交互に複数回行い、基板上にターゲット物質の薄膜を形成する薄膜形成装置であって、任意の二つのパルス 10 被形信号を発生する任意波形発生器と、この任意波形発生器からの夫々の波形信号を受けて該夫々の波形信号に対応する波形のスパッタ電圧及びパイアス電圧を独立に大々発生する波形制御電源とを備え、前記スパッタ電力における電圧をパイアス電力における電圧より高く印加する手段を有することを特徴とする薄膜形成装置にある。

更に、本発明は、真空容器内に基板と電子ピームの照 射によって前記基板上に蒸着物を堆積させる蒸発源を対 向させて配置し、前記基板に負のバルス電圧を印加し、 素者と遊スパッタリングを交互に複数回くり返して前記 基板上に前配蒸着物を堆積させる薄膜形成装置であっ て、任意の三つの波形を発生する任意波形発生器と、こ の任意波形発生器からの夫々の波形信号を受けて、該夫 々の波形に対応する波形のパイアス電圧、電子ピーム蒸 発源の熱電子加速電圧及び電子ピームを偏向する電圧を 夫々独立に発生する波形制御電源好ましくはアナログ波 形電源を備え、前記パイアス電圧、熱電子加速電圧及び 偏向電圧を、失々基板、熱電子発生フィラメント、偏向 コイルに印加する手段を有するととを特徴とする薄膜形 成装置にある。

本発明は更に以下の要件を有するのが好ましい。

真空容器内に導入したアルゴンガス又はヘリウムガス をイオン化してターゲットと基板に交互に衝突させると と。

前記ターゲットのバルス電圧印加時間を前記基板のパルス電圧印加時間より長くすること。

スパッタ電力と逆スパッタ電力を脈流にし、少なくと もスパッタ電力の脈流は電力値の差の大きい波形とな し、且つスパッタ電力の脈流と逆スパッタ電力の脈流の 40 位相を互いにずらすこと。

前記真空容器内にアルゴンガスを導入してイオン化してスパッタリングを行うと共に、該真空容器の雰囲気圧力を10¹ Torrよりも低くすること。

コイルに印加する高周波電圧(電力)を変えることにより、パイアス電流を可変できるようにすること。

コイルに印加する高周波電圧(電力),ターゲット電 圧(電力),バイアス電圧を独立に変えても互いに干渉 されず、常に設定された値になるように自己制御すること。 ターゲットと基板に印加する電圧を直流と直流,直流 と高周波、高周波と直流,高周波と高周波のいずれか一つとすること。

6

前記基板に負の電圧を印加して逆スパッタリングを行っている間に、前記蒸発物質を予熱しておくこと。

電子ピームにより加熱して蒸発させ、この際、熱電子 加速電圧に同期して熱電子偏向コイルの出力を変化させ て電子ピームの集点ずれを防止すること。

アルゴンと宣素とを酸素を含む反応性ガス雰囲気中で、ターゲットにチタンを用いてスパッタリングと逆スパッタリングを交互にくり返して室化チタン膜を形成すること。

スパッタリングと逆スパッタリングのスイッチング周期と通電比の少なくとも一方を変えることにより、粒状晶と柱状晶の層状組織或いは混合組織を有する空化チタン膜を形成すること。

集積回路を有するシリコン基板上にバリヤ層を介して アルミニウム配線膜を具備する集積回路装置において、 前記パリヤ層が粒状晶と柱状晶の層状組織或いは混合組 織を有する窒化チタン膜からなること。

前記アルミニウム配線膜の (111) 面のX線回折強度のピーク値が150Xcps以上であること。

凹みを有する基板表面にスパッタリング又は蒸着によって形成された薄膜を有する物品において、前記基板の 表面に形成された膜厚(L1)と前記基板の凹みのエッジ 部分に形成された膜厚(L2)との比(L2/L1)が0.3以上 よりなること。

前記凹みの底面及び側壁面に位置する膜面が該底面及 び側壁面に対してほぼ平行であり、前記凹みのエッジ部 分に位置する膜面が上拡がりの傾斜を有し、前記基板表 面に位置する膜面が該表面に対してほぼ平行であると と。

基板とターゲットの間にコイルを配置し、これに高周波を印加しプラズマを発生させる高周波電源とバイアス電流を検出するセンサーを備え、任意波形発生器からの信号とバイアス電流センサーからの信号とを比較し、常に設定されたバイアス電流になるようコイルに印加する高周波電力を制御すること。

(作用)

結晶粒の配向に及ぼす因子として、真空容器内に残留するQ, N, HOなどの不純物ガスがある。これらがスパッタ粒子に混入すると、結晶方位の異なる結晶核を発生させるとと、成長過程で堆積欠陥を成長させるため膜質が低下する。

第18回は従来法のDCマグネトロンバイアススパッタ法の際形成メカニズムを模式的に示したものである。第16回、第17回に示すように基板8とターゲット6に負の電圧が常に印加されているため、基板に付着したATと不純物の一部が逆スパッタされる。逆スパッタされた不純物の一部が逆スパッタされる。 されがターゲット

(4)

特許2602276

から飛来してくるAIのスパツタ粒子に再混入するため、 さらに腹質が低下する。そとで、本発明では第2図に示 す波形の模式図のように、ターゲットと基板に印加する 電圧を交互にスイッチングすることにより、上記の問題 点を解決した。第4回、第5回に本発明の膜形成メカニ ズムを示す。ターゲットに負の電圧を印加しAIのスパツ タ粒子を基板に付着させる。このとき、真空容器内の残 留不純物ガスも基板表面の膜内部に混入する。次にター ゲットに印加されている電圧をOFFにし、基板に負の電 圧を印加すると基板に付着したAIと不純物の一部はArイ オン衝撃により逆スパツタされ、膜は清浄化され且つ整 形される。この動作を連続してくり返して膜を形成して 行くため配向性とステップカバレッジの良い膜が形成さ れる。これが本発明の基本的な考えである。しかし、ス パツタとパイアス電圧を交互にスイツチングし、完全に 電圧を0にすると、成膜放電範囲が限定される。なぜな ら、第1図の本発明の装置が示すようにターゲットには マグネツト7が設置されており、これがブラズマを集束 させ10'Torr台でスパツタ放電を可能にしている。しか し、基板8にはマグネツトは設置されていないため、基 20 板に負の電圧を印加しても放電できない。したがつて基 板は逆スパツタされない。しかし、本発明ではターゲツ ト8と基板8の間にコイル5を設置し、これに高周波を 印加しプラズマを発生させることにより、高真空域での 放電を安定に接続できるようにしてある。本発明によれ ぱAr雰囲気圧力を10~Torrよりも低くすることができ る。そのため、ターゲツト8とアースされた真空容器17 間の放電が完全に0になっても、基板に電圧が印加され れば、基板と真空容器アース間で放電することができ る。しかし、成膜条件によつては、まだ放電(パイアス 30 電流)が不十分な場合もある。そこで、本発明は第3図 の波形の模式図が示すように、電圧をターゲットから基 板に切り換えるとき、スパツタ電圧(電力)を完全に0 にしないで、スパツタ(膜形成時)の時より電圧(電 力) を低くしてスパツタ放電を接続させておく。 これに より、Arイオンの一部は基板に流れ込み基板は逆スパツ タされる。しかし、この電圧を高くすると不純物の再混 入が多くなるため適正値を設定しなければならない。ま た、上記の因子の他に、スイツチング周期、バイアスと スパツタの通常比などの因子を適切に遵みことにより、 膜特性とステップカバレッジを大幅に改善できる。

〔実施例〕

「実施例1」

第1図,第3図を参照して、本発明による薄膜形成装 置の実施例を示す。第3回は本発明の波形の模式図であ る。として、PMはスパツタビーク電力、BMはスパツタベ ース電力、PVはパイアスピーク電圧、8Vはパイアスペー ス電圧、BM/PMはスパツタベース電力比、T2/(T1+T2) はパイアス比、(T1+T2)はスイッチング周期とする。 第1図において、2はスパツタ電力波形制御電源、1は 50 なると回折強度は大きく低下し、スパツタベース電力比

並スパツタ定電圧波形制御電源、4はパイアス電流検出 センサー、5はプラズマを発生するための高周波コイ ル、3はバイアス電流制御と高真空域で安定に放電でき るようにするためのパイアス電流制御高周波電源、17は 膜形成を行う真空容器、8は基板(たとえばSi基板)、 Bはターゲット、10は絶縁物、9はCPUなどから構成さ · れている任意波形発生器でスパツタ、パイアス、バイア ス電流の波形の設定とプログラム制御を行うものであ る。このように構成された薄膜形成装置において、ま ず、任意波形発生器9で、スパツタ電力波形およびバイ アス国圧波形(逆スパツタ)とパイアス電流を設定す る。設定されたそれぞれの信号は、スパツタ電力波形制 御電源2,逆スパツタ定電圧波形制御電源1,パイアス電流 制御高周波電源3に供給される。とれらの電源は負荷な どが変動しても、常に設定された波形になるようにフィ ードパツクされている。このため設定値を独立に変えて も他の因子には影響を及ぼさない。本発明の特徴の一つ であるバイアス電流の制御方式について詳細に説明す る。パイアス電流は、バイアス電圧PVを例えば150MC設 定しても、スパツタ電力などを変えれば大きく変動す る。とれを防止するためパイアス電流検出センサー4で バイアス電流を検出し、低意波形発生器9からの設定信 号と比較し常に設定された値になるように高周波コイル 5に供給する高周波電力をバイアス電流制御高周波電源 3により制御し一定に保持している。また、とれらの動 作は高真空域で安定に放電を接続させるのにも役だって いる。以下、第1図に示した薄膜形成装置による薄膜形 成について第6図~第10図を用いて説明する。以下の説 明で共通条件としてターゲットにはA1-1重量%51合 金、基板にはSiウェハーを用い、真空到達圧力は3×10 ^{- 7}Torr、放電圧力はArガス雰囲気で5×10^{- 1}Torrとし た。まず、スパツタ放電持続に及ぼす高周波電力(コイ ルに印加する)とAr雰囲気圧力との関係を第8図に示 す。スパツタ電力を500Mの一定にし、コイルに印加する 高周波電力を0~200Mに変えた場合である。高周波電力 がOMの時、放電限界圧力は9×10-1Torrであるが、高周 波電力が増加するにしたがつて放電限界圧力は低下して 行く。しかし、高周波電力が100%付近になると低下は少 なくほぼ一定となり、これ以上高周波電力をコイルに供 給しても放電限界圧力は8×10~Torrである。このよう に本発明は、従来法のCマグネトロンスパツタ法に比べ

1 析以上高真空域で放電できるため膜質の向上に役だつ

ている。第7図はスイツチング周期(71+72)を1秒、

バイアスピーク電圧PVを150V、バイアスペース電圧BVを

50V、バイアス電流を0.3Aにし、スパツタベース電力比

(BW/PW)を0~1に変えX線回折強度(111)に及ぼす

スパツタベース電力比の影響を調べたものである。スパ

ツタベース電力比が0~0.3付近で370Kgpsの最大値を示

しているが、これ以上、スパッタベース電力比が大きく

(5)

9

1で130Kcpsになる。すなわち、スパッタベース電力比が1に近づくにしたがつてX線回折強度が低下するのはスパッタ電力が従来法と同じく連続放電に近づくため真空容器内の不純物ガス(N,,Q, N,O)が膜内に混入して行くためである。なお、同一条件における従来法の回折強度は8Kcpsであった。本発明は従来法の約50倍の回折強度があり、いかに、結晶粒の配向性が優れているかがわかる。

第8図は第7図で最大の回折強度が得られたスパッタ ペース低力比を0.3にし、スイツチング周期(T1+T2) を0.1~100秒に変え、回折強度に及ぼすスイツチング周 期の影響を調べたものである。スイツチング周期が0.1 ~10秒の範囲では、ほぼ一定であるが、100秒になると 大幅に低下する。このように、スイツチング周期も重要 な因子であり、材料や使用目的によつてスイツチング周 期を変える必要がある。第9図は(111)配向面のX線 回折強度とエレクトロマイグレーションによる配線寿命 との関係を調べたものである。Si基板上に厚さ0.5μm 成膜後、幅0.8μm、長さ2mmのストライプパターンを加 工し、450℃×60分の熱処理をした。とれに保護膜とし で厚さ1μmのSiO,膜をCVD法で形成した。 試験温度は1 50°C、 電流密度は2×10°A/on で行ない配線が判断する までの時間を測定した。第9回においてX線回折強度が 8Kcps~70Kcpsに増加すると断線時間も40~510時間と大 幅に伸びX線回折強度(配向性)と耐マイグレーション 性は相関関係があることがわかる。また、従来法のDCマ グネトロンパイアススパツタ法で成膜したものは同図に 示してあるように回折強度は8kcpsである。このときの 断線時間は40時間、本発明の最大回折強度37Kcpsでは51 0時間であるから、本発明は従来法に比べ約14倍耐マイ グレーション性が向上した。第10図はステップカバレッ ジに及ぼすバイアス比(T2/(T1+T2))の影響を示 す。スイツチング周期(T1+T2)は1sec、スパツタベー ス電力比 (SW/PW) は0.3、バイアスピーク電圧 (PV) は 150Vの成膜条件にし、スルーホール径が0.8µm、アス ベクト比が1のパターンをSi基板に形成し、これに膜形 成してステップカバレッジの状況をSEA観察で調べた。 ステップカバレンジはパイアス比が0.3で60%の最大値 を示すが、これよりも、バイアス比が増減してもステツ ブカバレツジは低下する。また、同図に示してあるスル 40 ーボール断面の膜形状が示すようにバイアス比を変える **ととにより膜形状を制御することができる。例えば成膜** 初期にはバイアス比を大きくし時間と共にバイアス比を 小さくして行けば、より一層ステツブカバレッジを向上 させることが可能である。また、本発明と同じバイアス 電圧150Vで成膜した、従来法DCマグネトロンバイアスス バツタ法のステップカバレッジは22%であつた。本発明 はパイアス比を変えることにより膜形状を変えることが できるが、従来法はパイアス電圧を固定してしまえば変 える因子がないためステップカバレッジは向上しない。

10

なお、従来法でバイアス電圧を高くするとイオンの運動 エネルギーが大きくなるため、ステップカバレッジは多 少改善できる。しかし、イオン衝撃により基板の損傷が 生じ膜質はさらに低下する。

第22図は、第1図に示す膜形成装置を用いて本発明の方法により5i基板上にAI膜を形成したときの(111)配向性に及ぼすAr雰囲気圧力の影響を、従来の各種の方法と比較して示したものである。

本発明のAI展形成条件は、スパツタリングと逆スパツタリングのスイツチング周期を1秒、パイアスピーク電 圧を150V、パイアス比を0.3、スパツタベース電力比を 0.3とした。

従来法においてスパッタ法とは逆スパッタを行なわない方法であり、パイアススパッタ法とは基板に負の電圧を印加しながらスパッタする方法であり、波形制御交流スパッタ法とは交流を用いてスパッタし且つ電圧の波形を制御した方法(特願昭61-169590号に記載の方法)である。本発明によれば10⁻¹ Torrよりも低い圧力で膜形成できるようになりX線回折強度を従来法にくらべて著しく高くすることができる。

これに対して、従来法ではAr雰囲気圧力を10°よりも低くすることはできずX線回折強度も100kcpsが限界である。本発明はAI膜の(111)面のX線回折強度を150kcps以上にできる唯一の方法である。

「実施例2」

実施例1はターゲットが導電性のものには有効であるが、ターゲットが絶縁物では放電することができない。そこで第1図のスパッタ電力被形制御電源2,逆スパッタ定電圧波形制御電源1を13,5Mに程度の高周波電源に30 し、第11図の波形の模式図のようにすることによりターゲットが絶縁物でも放電ができるようにしたものである。実施例1の方法でAIを成形しパターニング後、多層配線の層間絶縁膜として5iQを成膜したが、段差部の密着も良く、また、表面の段差がなくなり平坦化できた。「実施例3」

コンタクトホールが1μm以下になるとコンタクト抵抗は急激に増加する。これはSi基板からAi配線部に析出してくるSiの粒径が1μmを超すものがあるからである。これを防止する一つの方式としてパリヤメタルがある。パリヤメタルには種々のものがあるが、TinはAiとSiの反応をおさえる点で最も優れているといわれている。しかし、TinはDCマグネトロンスパツタ法で、ターゲットにTiを用いAr+N+Q。雰囲気で膜形成すると、第20図の膜断面が示すように結晶は柱状晶に成長する。との膜特性は膜に残留する応力は少なく、亀裂などの欠陥は生じずパリヤ効果が大きい。しかし、比抵抗は1000~2000μΩ・cmと大きい欠点がある。一方、基板に負のパイアス(逆スパツタ)を与えながら膜形成したものは第19図に示すように結晶は微細化し粒状化している。この膜の比抵抗は上記のものに比べ50~200μΩ・cmとなり

特許2802276

R:716

31

大幅に低下する。しかし膜の残留応力が大きく亀裂が発 生しやすく、また、パリヤ効果が少ない欠点がある。パ リヤ材としては比抵抗ができるだけ小さくパリヤ効果の 大きいものが良い。しかし、いずれの方法も相反するも のであり、実用化の障害になつている。すなわち、スパ ツタと逆スパツタを交互にスイツチングして膜形成すれ ば第12図のように柱状晶と粒状晶の層状膜となり、それ ぞれの特長がいかされた膜が形成であるものと考えた。 そこでスイツチング周期を10sec、パイアス比を0.5、ス パツタベース電力比を0.3、ターゲツトをTiとし、Ar (7.5) + N (2) + O (0.5) の雰囲気で膜形成した。 その結果、比抵抗は180~250μΩ・cmが得られ、450℃ の熱処理を行なつてもパリヤ層を破壊しAI配線部にSiが 析出したり、膜に色裂が発生することはなかつた。この ように、本発明は反応性スパツタに応用し複合膜を形成 するととができる。

なお第23図は、集積回路を有するSi基板上に上記方法 によつてTiN質を形成し、その上にAI配線膜を形成し、 更にその上をSioよりなる保護膜で被つた構造を示して いる。保護膜はSio、化限るものではない。

「実施例4」

実施例 1 では第 1 図の装置構成図が示すようにターゲ ツトを用い真空容器のアースとターゲツト間に発生する イオンによりスパツタで膜形成をしていたが、この蒸発 源を電子ビーム蒸着,抵抗加熱蒸着,高周波加熱蒸着と しても良い。第13図は蒸発源を電子ビーム蒸発源とした 実施例である。フイラメント13で熱電子を発生させ、熱 電子加速電圧波形制御電源11で熱電子を加速し、その熱 電子を偏向コイル16で蒸発物質14に集中するように制御 して蒸発させている。符号12はフィラメント加熱電波、 符号15はるつぼである。この動作と基板8に印加する電。 圧を交互にスイツチングすることにより魔形成すること を基本としている。しかし、電子ビームをバルス的に蒸 発物質14に与えても熱質性があるためすぐには蒸発しな い。とれを防止するため、第14図の各部の波形の震式図 が示すように、基板8に負の電圧が印加され逆スパッタ されている期間は電子ビーム(熱電子加速電圧)を完全 にOFFすることなく、ベースの電子ピームを流してお く。このベースの電子ビームにより蒸発物質は予熱され ているので蒸発物質14の蒸発の応答性と制御性が改善さ 40 れる。また、電子ビームの出力を変化させる熱電子加速 電圧波形制御電源の波形出力を変えると電子ビームの集 点がずれてしまう。これを防止するため偏向コイル16に 印加する電圧を熱電子波形出力(電圧)に同期させて集 点ずれを防止している。次に本装置を用い種々の実験を 行なつた結果、AI膜の結晶配向性 (111) は実施例] に 比べX線回折強度で30%減、膜形成速度は3倍となつ た。

「実施例5」

と基板を衝撃するイオン波を独立に持ち、それぞれのイ オン源を交互にスイツチングすることにより膜形成と逆 スパヅタを行う方法である。イオン源はマイクロ波方 式、高周波方式、熱電子方式とすることができる。第15 図の実施例はマイクロ波方式の例である。任意波形発生 器9からの信号によりそれぞれ波形制御されたマイクロ 波を波形制御マイクロ波電源19で発生させ導波管22でブ ラズマ発生室24に導き、ブラズマを発生させる。それぞ れのプラズマ発生室にはメツシュ電極でできたイオン引 10 き出し電極21についている。これに波形制御イオン引き 出し電源20で負の電圧を印加するととにより、真空容器 17内にイオンを引き出し、それぞれのイオン源により、 ターゲットと基板を交互にスイツチングして膜形成と逆 スパツタを行なう方法である。この方式の特長はマイク 口波出力、あるいはイオン引き出し電圧を変えるととに よりイオンエネルギーを任意に可変できる。また、イオ ン源が独立しているため互いに干渉することはない。ま た、膜形成室とイオン源がメッシス電極でしきられてい るので、イオン源より1~2桁高真空域で膜形成すると 20 とができる。したがつて適正範囲が広く膜質も実施例1 に比べて優れている。しかし、実施例1に比べ膜形成速 皮は40%減となる。

12

[発明の効果]

以上のように、膜形成イオン衝撃(逆スパツタ)を交 互にスイツチングして膜形成することにより、結晶粒の 配向性とステツブカバレツジを大幅に向上させることが できる。また、配向性が良いことは耐エレクトロマイグ レーション性を高め、VLSIのAI又はAI合金配線の寿命を 仲ぱし信頼性を若しく向上させる。ステップカバレッジ の改善は、まずます微細化して行くVLSIの配線プロセス に対応できるばかりでなく、現有VLSIに対しては、より 信頼性を向上させることができる。また、反応性ガス常 囲気で膜形成することによりスパンタ法、従来のパイア ススパツタ法では得られないすぐれた特性の複合膜を合 成するととができる。

【図面の簡単な説明】

第1図は本発明による薄膜形成装置の一実施例の構成 図、第2図及び第3図はその作動の例示図、第4図及び 第5図は本発明の膜形成のメカニズムを示す説明図、第 6図は放電限界圧力を示す特性図、第7図及び第8図は スイツチング因子と、X線回折強度との関係を示す特性 図、第9図はAT配線の破断寿命とX線回折強度との関係 を示す特性図、第10図はバイアス比とステップカバレッ ジとの関係を示す特性図、第11図はスパツタとパイアス に高周波を用いた場合の波形の模式図、第12図は本発明 によるTiN膜の組織の模式図、第13図は本発明による薄 膜形成装置の他の実施例の構成図、第14図はその作動の 例示図。第15図は本発明による薄膜形成装置の更に他の 実施例の梯成図、第16図は従来法のDCマグネトロンパイ 第12図の実施例は、ターゲット6を衝撃するイオン源 50 アススパツタ装置の構成図、第17図はその作動を示す例

14

雜: 坳辯寶獅

特許2602276

13


. 示図、第18図は第16図および第17図における膜形成メカ ニズムを示す説明図、第19図は従来法のDCマグネトロン バイアススパツタ法におけるTiN模組織の模式図、第20 図はパイアスなしのDCマグネトロンスパツタ法における TIN膜組織の模式図、第21図はアスペクト比とステップ カバレツジの説明図、第22図はA1膜形成におけるAr雰囲 気圧力とX線回折強度との関係を示す特性図、第23図は 本発明の一つの応用例を示す集積回路装置の一部の断面 図である。


* 電力波形制御電源、3 ……パイアス電流制御高周波電 源、4……パイアス電流検出センサー、5……コイル、 6……ターゲット、7……マグネット、8……基板、10 ……絶緣物、11……熱電子加速電圧波形制御電源、12… …フィラメント加熱電源、13······フィラメント、14····· 蒸発物質、15……るつぼ、16……偏向コイル、17……真 空容器、18……偏向電圧波形制御電源、19……波形制御 マイクロ波電源、20……波形制御イオン引き出し電源、 21……イオン引き出し電極、22……導波管、23……コイ

1……逆スパツタ定電圧波形制御電源、2……スパツタ*10 ル、24……ブラズマ発生室。


【第1図】

【第11図】






【第2図】



5…高周波コイル 6…ターゲット 7…マクネット 10…絶綠物 17…真空容器

【第4図】

【第19図】





Q:A4スペッタ検子 ⊕ : Ar 1 #>


四:皇素, 酸素, 未素などの不經驗

特許2602276

(8)

雅: 坳辯獅

【第3図】



バイアス電圧

時間

PW: スパッタピーク電力

BW: スパッタベースをカ

BW/PW:スペッダペース電力比

PV:パイアスピーク電圧

PB:バイアスペース電圧

Tz/(T:+Tz):バイアス比(通電比)


(Ti+Tz):スイッチンプ周期

【第5図】

【第6図】


100

スイッチング周期 (Sec)




特許2602276

(9)



【第20図】







11…然電子加速電圧 11…波形制御電源 12…フィラメント加熱電源 13…フィラメント 4…無発物質 15…るっぽ 16…偏向コイル (10)

特許2802278

[第14図]




【第21図】



ステップ かに レッジ:(LZ/L1) × 100(多) フスペ か比: 52/Si


【第16図】



6…ターゲット 11…バイス用庭流電源 7…マグネット 12…スパッタ 肺直流電源 8…基板 17…真空客器 (11)

特許2602276

【第15図】




21…付つ引き出し電極

22…導 液管

23 - 1 1 1

24… プラズマ発生室

【第18図】



〇:Alanyg枚子

●:Ar1オン


◎:窒素、酸素、水素などの不純物

雜: 拗精事獅


特許2602276

【第22図】

(12)



【第23図】



フロントページの続き

(72)発明者	大賞 仁				
(, , , , , , , , , , , , , , , , , , ,	茨城県日立市久慈町4026番地	株式会社	(56)参考文献	特開	昭61-153275 (JP, A)
	日立製作所日立研究所内			. 特開	昭59-13608 (JP. A)
(72)発明者	河渕 靖			特開	昭61-264174 (JP. A)
(,4)/2/12	茨城県日立市久墓町4026番地	株式会社		特開	昭61-147870 (JP, A)
	日立製作所日立研究所内			特開	昭61-183467 (JP, A)
(72)発明者	板垣達夫			特開	昭57-500291 (JP. A)
(10)/2/12	東京都小平市上水本町1450番地	株式会	•	特開	昭61-190070 (JP, A)
	社日立製作所武蔵工場内		•	特開	昭62-8408 (JP, A)

P. 50/53



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02138456 A

(43) Date of publication of application: 28.05.90

(51) Int. CI

C23C 14/06 C23C 14/34

H01L 21/203 H01L 21/285

H01L 21/285

(21) Application number: 63060421

(22) Date of filing: 16.03.88

(30) Priority:

30.06.87 JP 62163092

(71) Applicant;

HITACHI LTD

(72) inventor:

NIHEI MASAYASU MIYAZAKI KUNIO ONUKI HITOSHI KAWABUCH! YASUSHI ITAGAKI TATSUO

(54) METHOD AND DEVICE FOR SPUTTERING AND ITS APPLIED PRODUCT

(57) Abstract:

PURPOSE: To remarkably improve the step coverage of the crystal grain and orientational property by impressing a negative voltage on a target and a substrate, and switching the voltages when sputtering and reverse sputtering are alternately repeated between the target and substrate in a vacuum vessel.

CONSTITUTION: The eputtering power waveform, bias voltage waveform (reverse sputtering), and bias current are set by an optional waveform generator 9. The respective set signals are supplied to a sputtering power waveform control power source 2, a reverse sputtering constant voltage waveform control power source 1, and a bias current control high-frequency power source 3. The bias current is detected by a bias current detecting sensor 4, and the high-frequency power to be supplied to a high-frequency coil 5 is controlled by the bias current control high-frequency power source 3 and kept constant. Under such a constitution, sputtering and reverse sputtering are alternately repeated between the substrate 8 and sputtering target 6 opposed in the vacuum vessel 17 to form a film on the substrate 8. In this case, a negative voltage is

impressed on the target 6 and substrate 8, and the voltages are switched.

COPYRIGHT: (C)1990, JPO& Japio

